台积电升级7nm，5nm工艺以提升性能

台湾半导体制造公司（TSMC）默默地推出了7nm DUV（N7）和5nm EUV（N5）制造工艺的新性能增强版本，分别称为N7P和N5P。

台积电7NP

台积电基于DUV的7NP性能增强工艺不应与公司的N7 +混淆，后者是台积电首个使用极紫外光刻（EUV）的工艺。 N7P只是N7过程的优化;它使用相同的设计规则，与N7完全IP兼容。

这就是为什么台积电的许多客户都希望在切换到N7 +时坚持使用N7P。这些客户更愿意直接转向5nm EUV或6nm EUV（具有更多EUV层的EUV等效N7）工艺，而不是使用TSMC的第一代7nm EUV工艺。预计N7P流程的优化将使台积电客户的芯片性能提高7％或将功耗降低10％。

同时，预计N7 +工艺的密度增加20％，性能提高10％，或者功率降低15％。虽然这些改进略大于N7P提供的改进，但它们还带来了新的物理重新实施和新的EUV掩模的成本。 N7P工艺已在上一季度（2019年第二季度）进入量产阶段。

台积电5NP

与N7P一样，台积电计划提供性能优化版本的N5，这是其下一代“全节点”，一旦从7nm工艺转向，预计将在不久的将来被大多数台积电客户使用。该过程使用相同的设计规则，如果与N5 EUV过程完全IP兼容。

与N7相比，N5工艺比N7提高了80％的密度，并且性能提高了15％-25％或功率提高了30％。预计N5将成为长期存在且服务于移动和高性能计算（HPC）的客户。

与N5相比，N5P承诺将性能提高7％或将功耗降低15％。 N5P预计将于2021年初到货。