计算Express Link Victory Lap作为Synposys，ARM Foster生态系统

图片来源：IntelSynopsys宣布推出业界首款Compute Express Link（CXL）IP解决方案。 DesignWare CXL IP为FInFET工艺提供了完整的解决方案，符合CXL 1.1规范。与此同时，在CXL的胜利圈中，Arm确认了其对该协议的承诺，引发了对CCIX未来的质疑。

英特尔于3月宣布推出Compute Express Link 1.0协议，作为CPU与加速器和内存之间的开放，低延迟和缓存一致的互连，它通过利用PCIe 5.0的物理和电气接口构建在PCI Express基础设施之上。从那时起，许多成员加入了该联盟，并发布了CXL 1.1规范。

信用：英特尔

同样，Synopsys的DesignWare CXL IP基于其PCI Express 5.0 IP构建，据称可降低集成风险。完整的解决方案包括CXL控制器，PHY和验证IP。它符合CXL 1.1规范，支持所有CXL设备类型（如AI，内存扩展和云芯片）及其三种协议：CXL.io，CXL.cache和CXL.mem。该控制器具有支持x16链路的512位架构，并且还具有其他RAS功能。这样可以在32GT / s数据速率下实现多达16个通道。
图片来源：IntelDr。英特尔研究员兼英特尔I / O技术和标准总监Debendra Das Sharma提供了以下评测：“在Synopsys等知名IP供应商的支持下，我们正在走向一个强大的，创新的CXL生态系统，这将有利于整个行业。”

CXL PHY IP适用于16nm，10nm和7nm工艺。控制器和验证IP现在也可用。

图片来源：Synopsys

同样在周三，Arm发布了一篇关于其CXL会员资格的博客。虽然我们两个月前已经注意到Arm已加入该联盟，但它详细说明了其对CXL的意图及其在CCIX协议旁边的位置。

该公司表示，它已为CXL提供专用关键资源，旨在确保“对Arm生态系统的低摩擦CXL开发”，并为未来的规范做出贡献。此外，Arm认为CXL将继续扮演主要互连的角色，将CCIX降级为封装间互连：

“Arm提供了建立完整软件框架的记录，旨在促进向CXL的迁移，作为加速器和内存扩展的接口。我们希望维持CCIX以支持封装芯片到芯片之间的接口。目前不在CXL的范围内。我们将继续支持基于现有CCIX硬件的客户解决方案。“ （重点补充。）

虽然Arm现在不排除任何协议，并宣布Gen-Z为“允许机架和行连接的结构”，但这些评测几乎没有想象空间，这表明英特尔的CXL–已宣布的最后一个互连 – 可能甚至在第一个芯片推出之前就赢得了缓存一致的互连战争。